??
摘 要:從0.13μm工藝節(jié)點(diǎn)開始，銅電鍍（ECP）和化學(xué)機(jī)械拋光技術(shù)（CMP）成為VLSI（超大規(guī)模集成電路）多層銅互連布線制備中不可缺少的工藝。銅CMP后的碟型、侵蝕等平坦性缺陷將使芯片表面厚度不均勻，形成互連RC延遲，影響芯片性能和良率；研究發(fā)現(xiàn)，銅CMP后的厚度變異不只受CMP影響，還受ECP后芯片厚度影響；文章介紹了ECP、CMP對(duì)銅CMP后厚度影響的實(shí)驗(yàn)研究，針對(duì)CMP后厚度不均勻性的解決方法，著重分析了基于可制造性設(shè)計(jì)的電鍍和化學(xué)機(jī)械拋光技術(shù)，如基于設(shè)計(jì)規(guī)則、電鍍和化學(xué)機(jī)械拋光模型的金屬填充等。[著者文摘]
