??
【專利號(申請?zhí)?】02103521.0
【公開(公告)號】CN1437232
【申請人(專利權(quán))】亞太優(yōu)勢微系統(tǒng)股份有限公司
【申請日期】2002-2-5 0:00:00
【公開(公告)日】2003-8-20 0:00:00
一種可以在晶片階段完成所對應(yīng)元件的封裝結(jié)構(gòu)與其制作方法，為一種以兩片或兩片以上的基板所構(gòu)成的晶片級封裝結(jié)構(gòu)；于此基板上進行各類半導(dǎo)體元件或光電元件或光學(xué)元件或微機電元件或生醫(yī)元件或電感、電阻、電容等被動元件制造過程及各類薄膜與厚膜材料等相關(guān)的涂布、鍍膜、干蝕刻、濕蝕刻、電鍍、平坦化等制造過程；在晶片階段，進行各類型裸晶與前述功能基板間的晶片級組裝整合作業(yè)；晶片階段下，作晶片對晶片之間的對準(zhǔn)與初步接合；晶片階段下，對于已具備初步界面接合強度的復(fù)合晶片進行晶片級封膠作業(yè)。彼此間的封裝界面形成完全封止界面；于晶片階段下，對于完成封止界面的各系統(tǒng)封裝模組，可以熟知的半導(dǎo)體晶粒切割等流程來分離個別系統(tǒng)封裝模組。
