??
在大多數(shù)邏輯應(yīng)用中，各種集成電路通常都具有與眾不同的獨(dú)特性能。例如，這種芯片可以更快地完成復(fù)雜的動(dòng)畫制作，那種芯片(比如模擬／數(shù)字轉(zhuǎn)換器)可以支持更高的帶寬，而另外一種芯片(比如通用微處理器)每秒鐘可以完成更多的運(yùn)算周期。
對(duì)邏輯器件而言，性能的提高將導(dǎo)致銷售量的增加，平均銷售價(jià)格也可能會(huì)隨之提高。性能的提高證明在先進(jìn)工藝和設(shè)備方面的投資是物有所值的。處于領(lǐng)先地位的制造商都會(huì)比競(jìng)爭(zhēng)對(duì)手更早地引入新技術(shù)以保持其領(lǐng)先地位。
存儲(chǔ)器則有所不同。對(duì)于某類存儲(chǔ)器而言，最重要的衡量標(biāo)準(zhǔn)是每比特的單位成本。雖然閃存(flash)、動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)和靜態(tài)存儲(chǔ)器(SRAM)的功能各不相同，但是DRAM芯片之間卻異常相像，無論其制造商是否一樣。存儲(chǔ)器足一種通用商品，在通用商品市場(chǎng)中只有最便宜的產(chǎn)品才能最終勝出。
因此，與邏輯器件制造商相比，存儲(chǔ)器制造商對(duì)生產(chǎn)成本更加敏感。處于領(lǐng)導(dǎo)地位的存儲(chǔ)器供應(yīng)商“吝嗇地?cái)?shù)著每一分錢”，在引入昂貴的先進(jìn)工藝方面很不情愿和樂意。對(duì)成本的關(guān)注造成了工藝工程師和電路設(shè)計(jì)者之間的兩難選擇。縱觀歷史，存儲(chǔ)器生產(chǎn)商一直在利用等比例縮小電路的方法降低成本。如果每片晶圓上能夠得到更多的存儲(chǔ)器單元數(shù)，同時(shí)保持晶圓成本不變，那么每個(gè)存儲(chǔ)器單元的單位成本就降低了。然而，先進(jìn)的亞波長(zhǎng)光刻足卜分昂貴的，它需要最先進(jìn)的曝光機(jī)、經(jīng)過分辨率增強(qiáng)技術(shù)處理的復(fù)雜掩膜版以及更加嚴(yán)格的工藝控制。成品率對(duì)存儲(chǔ)器成本的控制來說也是至關(guān)重要的，但是由于要在更小的工藝窗門內(nèi)實(shí)現(xiàn)高度優(yōu)化的光刻工藝，因此要達(dá)到很高的成品率就變得越來越困難了。
作為對(duì)上述兩難選擇的響應(yīng)，制造商正在日益推廣自對(duì)準(zhǔn)電路結(jié)構(gòu)的應(yīng)用。盡管具體細(xì)節(jié)會(huì)由于應(yīng)用領(lǐng)域的不同而有所差異，但是白對(duì)準(zhǔn)結(jié)構(gòu)都足采用刻蝕和淀積工藝來幫助形成某些特殊形狀的結(jié)構(gòu)，將光刻處理次數(shù)和復(fù)雜度降低到最小程度。例如，白對(duì)準(zhǔn)晶體管制作工藝只需一塊掩膜版，就可以完成側(cè)間隙壁(spacer)和氮化硅硬掩膜層的淀積，然后在spacer的空隙進(jìn)行溝道離子注入、柵氧化層以及柵電極的淀積。存儲(chǔ)器陣列可以利用位線和側(cè)墻來對(duì)齊后續(xù)淀積步驟。白對(duì)準(zhǔn)結(jié)構(gòu)主要足依靠淀積在合理的成本控制范圍內(nèi)進(jìn)行較好的工藝控制。大家知道，淀積通常足很容易被理解和控制而且不太昂貴的工藝。
在這些技術(shù)的具體應(yīng)用中，存儲(chǔ)器陣列的規(guī)則排列起到非常重要的作用。大多數(shù)分辨率增強(qiáng)技術(shù)(從光學(xué)近似性校正到強(qiáng)相位移掩膜版)在周期性陣列中的應(yīng)用效果比在隨機(jī)圖形中的應(yīng)用效果要好。通常，用一個(gè)或者多個(gè)線條及其間隙制作某結(jié)構(gòu)時(shí)，其光刻成本比用一個(gè)或者多個(gè)隨機(jī)圖形來實(shí)現(xiàn)時(shí)要低。
平坦化技術(shù)，比如化學(xué)機(jī)械拋光(CMP)和回蝕在自對(duì)準(zhǔn)結(jié)構(gòu)的制作中也起到了非常重要的作用。通過刻蝕或拋光工藝將所需結(jié)構(gòu)之外的材料去除后，薄膜材料實(shí)際上可以起到自對(duì)準(zhǔn)作用。例如，鎢通孔的制備就采用了該方法。該工藝?yán)媒橘|(zhì)層作為高選擇比鎢去除的刻蝕停止層。銅嵌入式互連的制作則利用CMP除去多余的銅金屬，僅留下鑲嵌在介質(zhì)層中的銅連線。隨著CMP工藝的日益成熟，該方法已經(jīng)成為自對(duì)準(zhǔn)結(jié)構(gòu)作中十分成熟的大眾化工藝。之前，該工藝足很困難的實(shí)驗(yàn)性技術(shù)，只有在絕對(duì)必要時(shí)才采用。
最初，CMP技術(shù)的引入是為了在鋁金屬互連工藝中對(duì)介質(zhì)層進(jìn)行平坦化處理。盡管CMP在銅嵌入式互連中的應(yīng)用涉及多個(gè)工藝步驟，但足CMP在氧化層平坦化工藝中應(yīng)用的“悠長(zhǎng)”歷史使之變得更加成熟，更加為我們所深入認(rèn)識(shí)。
氧化層的平坦化比較簡(jiǎn)單。在嵌入式互連結(jié)構(gòu)中，CMP工藝所處理的裸露表面至少
